

이득과 위상을 조절할 수 있는 증폭기의 설계

○ 강인호*, 장익수**, 정용재***, 윤상원**

*신흥전문대학 전파통신과, **서강대학교 전자공학과, ***삼성전자

The Design of automatic gain and phase controlled amplifier

I. H. Kang*, I. S. Chang**, Y. C. Jung***, S. W. Yun**

*Dept. of Wave Communication Shinhung Junior College

Dept. of Electronics Eng. Sogang Univ., *Samsung Electronics

1. Abstract

As the input power level applied to RF amplifier is changed, the gain and phase of the amplifier is varied. By using the AGC, and I and Q Demodulator the method of controlling the gain and phase is presented and it is verified experimentally that the gain and phase are automatically controlled for single or multitone signal with various input power level.

2. 서 론

일반적으로 입력전력이 증가함에 따라서 증폭기는 포화영역으로 가게되어 증폭기의 이득이 줄게되고 위상지연현상이 생기게 된다(그림1). 게다가 온도가 높아지게 되면 이득과 위상은 동시에 왜곡된다. 이러한 이득과 위상의 불필요한 왜곡으로 인해 증폭기의 신뢰성을 잃는 경우가 많게 된다. 인가 전력의 크기가 변화하고 온도가 다른 여러환경에서 한 신호 뿐만아니라 multi신호가 인가되었을때 이득과 위상을 일정하게 하고 더 나아가 이것을 원하는 이득과 위상으로 조절 할 수 있다면 일반 RF회로에 광범위하게 이용될 수 있다고 생각된다(그림2). 또한 multi신호가 입력되는 경우 증폭기의 이득과 위상을 일반 Network Analyzer로 측정할 수 없기 때

에는 $k_1 \frac{V_L}{4} \cos\theta$ 가 나오고 IF2 port에는 $k_1 \frac{V_L}{4} \sin\theta$ 가 나오게 된다. 위상변환기를 이용해서 θ 를 변화시키면 그림4와 같이 XY 평면상에 원으로 표현된다. 이 Block Diagram을 그림5와 같은 system을 꾸미면 DUT의 위상과 이득을 구할 수 있게된다. 1

(1) 이득과 위상을 조절하는 증폭기의 설계

그림6은 이득과 위상을 조절하기 위해 만든 회로도이다. 여기에 V_{D1} 는 DC 전압으로 위상을 조절하는 위상변환기, A_{V1} 는 DC 전압으로 감쇄를 조정하는 감쇄기이다. 이 감쇄기는 감쇄 정도에 따라 위상이 바뀌면 안되므로 저위상 변화 감쇄기를 사용했다. DET는 RF 전력크기에 따라 DC 전압값이 결정되는 Detector, ALC는 전력의 크기를 일정하게 조절해주는 제어기이다.

1) 이득을 조절하는 증폭기의 설계.

그림6에서 입력전력 P_i 를 인가 했을때 Detector1,2에서 RF 신호가 DC 신호로 전환된다. 이 신호 V_{D1} 가 ALC1의 입력신호로 들어가고 V_{D2} 은 기준전압으로 ALC1에 들어가게 된다. 두 신호의 크기가 서로 비교되어 V_{D2} 가 V_{D1} 보다 크면 ALC가 동작하도록 설계되었다. 이 ALC의 내부에는 적분기

문에 I and Q Demodulator 를 이용해서 이득과 위상을 측정 했다.

3. 분석

(1) I and Q Demodulator를 이용한 위상과 이득의 측정 그림3은 I and Q Demodulator의 그림이다. RF신호와 LO신호의 주파수를 같게놓으면 IF port는 DC 신호가 나오게 된다. 여기에 RF part의 위상을 90° 다르게 인가한다면, IF1 port

가 있어서 ALC의 출력 DC 전압이 시정수 T•RC인 속도로 변하게 되는데 이것은 신호전달속도에 비해서는 상당히 느리게 되도록 RC 값을 조절하였다. 이 ALC1이 감쇄기의 감쇄값을 조절해서 결과적으로 전체이득을 일정하게했다. 여기서 ALC3의 감쇄기는 일정하게 된 이득을 원하는 어떤값으로 조절될 수 있도록 하는 기능을 갖는다.

UÀ½

이득과 위상을 조절할 수 있는 증폭기의 설계

2) 위상을 조절하는 증폭기의 설계.

그림6에서 I and Q Demodulator 앞에 있는 RF와 LO신호는 증폭기의 입력신호와 출력신호임을 알 수 있다. 이 I and Q Demodulator의 출력신호가 I와 Q port에서 DC신호로 된다. 이 DC 신호는 그림7과 같이 XY 평면상에 원으로써 표현된다. 여기서 위상변환기 ϕ_1 를 조절해서 위상이 B점에 있도록 한다. 또 A 점을 지나면 V_o 는 $2V_{20}$ 에서 0V가 되도록 ALC4, ALCS를 만들었다. 또한 ALC4, ALCS 내에서도 적분기가 있어서 V_o 가 천천히 감소하도록 했다. 그림7에서 B점에 위상이 고정되어 있을 때 출력 V_o 를 위상변환기 ϕ_1 에 연결하면 이 위상변환기는 전압이 커지면 반시계방향으로 돌도록 설계되었으므로 A점으로 위상이 이동한다. A점을 지나는 순간 $V_o = 2V_{20}$ 있으면 V_o 가 감소하게 되는데 그 속도는 ALC4, ALCS 내에 있는 적분기의 시정수 T=RC에 의해 결정된다. 시계방향으로 A점을 지나면 V_o 는 $2V_{20}$ 되어 또 다시 반시계방향으로 A 점을 지나게 된다. 이것이 반복하게 되면 A점에 위상이 고정되어 버릴을 알 수 있다. 한번 I and Q Demodulator에 인가되는 전력값은 항상 일정해야 되므로 ALC2, ALC3는 전력값을 일정하게 하기 위해 사용되었다. 감쇄기 ATT4, ATT5는 감쇄되더라도 위상이 일정하게 되도록 설계되었다.²⁾

4. 실험 결과

일반적으로 입력 전력 P_i 가 증가 하더라도 증폭기의 이득은 크게 변하지 않는다. 이득의 변화폭을 크게 하기 위해 감쇄기 ATT2가 그림6에 사용되었다. 바이어스 전압 V_{B2} 에 의해 조절되는 감쇄기의 역할은 증폭기의 이득 변화와 같다. 입력전력 P_i 가 인가되었을 때 감쇄기 ATT2의 감쇄량이 바뀌면 이득이 바뀐 효과와 같다. 결과적으로 출력 P_o 가 일정하면 변화하는 이득을 ALC1에 의해 일정하게 바꾸는 효과와 같

다르게 나타난다. ALC가 걸렸을 때는 한점에 위치해 위상이 고정됨을 알 수 있다.

5. 결론.

AOC를 이용해 증폭기의 이득을 일정하게 유지시킬 뿐만 아니라 원하는 이득값으로 만들 수가 있었다. 오차는 0.1dB 이하임을 실험적으로 확인할 수 있었다. 또한 I and Q Demodulator를 이용해 위상도 원하는 위상값으로 조절할 수가 있었다. 오차는 1° 이하임을 확인할 수 있었다. 결과적으로 임의의 입력전력에 대하여 위상과 이득을 원하는 값으로 제어할 수 있는 증폭기를 설계할 수 있음을 보였다.

6. 참고 문헌

[1]. 강인호, 이창복, 장익수, 윤상원, 정옥현

'Quadrature믹스에 위한 S-parameter의 측정', 대한 전자공학회 초고주파 학술대회, pp. 166~168 (1994).

[2] Stewart Walker, 'A Low Phase shift Attenuator', IEEE Trans. Microwave Theory Tech., vol. 42, No. 2, pp. 182~185, February, 1994




Fig.1. Ordinary Amp Output Fig.2. Amp Output of This Paper

$$P_F = K_1 \frac{V_B}{V_{20}} \cos \theta$$

다. 그림8은 1 tone, 2 tone, 4 tone, 8 tone, FM 신호가 인가되어 감쇄기 Att2가 각각 -1dB, -6dB 되었을 때 출력 P_o 가 일정하게 됨을 알 수 있다. 또한 위상의 변화량을 키우기 위해 위상변환기 ϕ_2 가 사용되었다. 한편 multi신호가 인가되었을 때는 Network Analyzer로 위상을 측정할 수 없으므로 앞에 설명한 I and Q Demodulator 를 이용해 위상을 측정하였다. 그림9에서 ALC 가 걸리지 않았을 때 위상변환기 ϕ_2 와 여러가지 바이어스 전압 V_{BI} 의 값에 의해 위상이 서로




Fig.3. Block diagram of Quadrature mixer

A I A ü U A ½




Fig. 4. IF output vector of Quadrature mixer




Fig. 5. Block diagram of S_{II} measurement system




Diagram of Gain, Phase Control AMP.







Fig. 7. I,Q DC Output



(2) 2-tone



(3) 4-tone






Fig.6.The Block 1





Fig.8. Output Power P_1 when ALC is operated

ÀÌÀü ÙÀÀ½


이득과 위상을 조절할 수 있는 증폭기의 설계





(a) When ALC is not operated

$V_{\text{m}} = 0, 1, 2, 3, 4, 5 (\text{V})$ respectively clockwise

(1) 1-tone



(b) when ALC is operated



(a) When ALC is not operated



$V_m = 0, 1, 2, 3, 4, 5(V)$ respectively clockwise

(2) 2-toss

(b) when ALC is operated

$V_m = 0, 2, 4, 6, 8, 10(V)$ respectively clockwise

(3) FM signal



(a) When ALC is not operated

$V_m = 0, 2, 4, 6, 8, 10(V)$ respectively clockwise

(3) FM signal

(b) when ALC is operated

Fig. 9. Phase measurement by using I and Q demodulator

ÀÌÀü Á³Á½