

第30卷 第1號

Volume 30, Number 1

2007年度 春季
마이크로파 및 電波傳播 學術大會 論文集



KICS Korea Information and Communications Society

KEES



日 時 : 2007年 5月 18日(金)

場 所 : 국 민 대 학 교

大韓電子工學會
韓國通信學會
韓國電磁波學會
大韓電氣學會

IEEE MTT/AP/EMC Korea Chapter

Interactive Session**마이크로파 능동회로 분야**

▶ 장소 : 7호관 2층 로비

9:30~10:50

좌장 : 서철현 (승실대)

[P-1-1] 동일 군속도 지연 상쇄기를 이용한 이중대역 Feedforward 선형 전력 증폭기	최홍재, 정시균, 정용체, 김철동19 (전북대/세원텔레텍㈜)
[P-1-2] 고효율 전력 증폭기를 위한 디지털 피드백 전치 왜곡 선형화 방법에 대한 연구	김장현, 김일두, 문정환, 김정준,23 전명수, 우영윤, 홍성철, 김범만 (포항공대/삼성전자통신연구소)
[P-1-3] 최적 전송선로를 이용한 고효율의 분산형 증폭기 설계	정시균, 서수진, 송경주, 정용체,27 김철동 (전북대/세원텔레텍㈜)
[P-1-4] Balun impedance transformer를 이용한 Power Amp 설계	송진우, 김민혁, 장의수 (서강대)31
[P-1-5] 선형성 개선과 크기 축소를 위한 새로운 PBG 구조를 이용한 전력증폭기 설계	최재원, 서철현 (승실대)35
[P-1-6] 효율 개선을 위한 3 way Class F 도허티 전력 증폭기	장정석, 도지훈, 김대웅, 홍의석39 (광운대)
[P-1-7] 개방형 루프구조와 단일 FET를 이용한 1.8GHz/2.14GHz 이중대역 전력증폭기 설계	김형준, 김태형, 서철현 (승실대)43
[P-1-8] CMRC(Compact Microwave Resonance Circuit) 구조를 적용한 고효율, 고선형성 Class-F 전력증폭기	이종민, 정승백, 서철현 (승실대)47
[P-1-9] CMOS 능동 인덕터를 이용한 1.8GHz/2.4GHz 대역통과 증폭기 설계	성영규, 윤경식 (고려대)51
[P-1-10] RFID 리더용 Concurrent 이중 대역 저잡음 증폭기 설계	오재욱, 김형석 (중앙대)57
[P-1-11] Ka-Band BUC용 위상 고정 발진기 설계 및 제작	김성용, 이강훈, 이영철 (경남대)61
[P-1-12] 광대역 주파수 합성기용 주파수 변환기 제작 및 특성 분석	정인기, 이강훈, 김수정, 안동명,65 이영철 (경남대/㈜제노코)
[P-1-13] 저 위상잡음의 다중밴드 직접변환 수신기용 Octa-phase LC 전압 제어 발진기	이재혁, 한병기, 박지현, 김형동69 (한양대)
[P-1-14] Microstrip Square Open Loop 공진기와 Tunable Negative Resistance를 이용한 저위상 잡음 Push-Push 전압 제어 발진기	최재원, 서철현 (승실대)73
[P-1-15] 위상 고정 루프를 이용한 40 Gb/s 클락 데이터 복원 모듈 설계 및 구현	박현, 우동식, 김강욱, 임상규, 고77 제수(경북대/한국전자통신연구원)
[P-1-16] 전치왜곡기와 바이어스 제어를 이용한 하이브리드 평형 전력증폭기의 성능개선	이상수, 이석희, 방성일 (단국대)81

최적 전송선로를 이용한 고효율의 분산형 증폭기 설계

정시균, 서수진, 송경주, 정용채, 김철동*
전북대학교 공과대학 전자정보공학부, 세원텔레텍(주)*

High Efficiency Distributed Amplifier Using Optimum Transmission Line

Sigyun Jeong, Sujin Seo, Kyungju Song, Yongchae Jeong, Chul Dong Kim*
Dept. of Electronic & Information Engineering, Chonbuk National Univ.,
Sewon Teletech Inc.*
E-mail: sg333.jeong@chonbuk.ac.kr

Abstract

In this paper, we performed numerical analysis on reversed current of distributed amplifier (DA) based on transmission line theory and proposed optimum transmission line (OTL) to cancel reversed currents. This OTL has improved electrical performances of DA. The distributed amplifier using optimum transmission line (DAOTL) has been implemented with pHEMT transistor. Due to high capacitance of pHEMT, cutoff frequency is decided to 3.6GHz. As a result of measurement, we could obtain maximum gain of 14.5dB and minimum gain of 12.8dB inner operation band. Moreover, we could PAE of 25.6% which is higher about 7.6% than the conventional DA (CDA) at 3GHz. The output power was obtained 10.9dBm which is higher about 1.7dB than the conventional at 3GHz.

I. 서론

최근 정보량의 증대에 따라 마이크로파 대역의 통신 시스템 수요가 증대되고 있다. 특히 넓은 주파수 대역에서 사용 가능한 광 대역 증폭기는 각기 다른 주파수 대역에서 사용되는 여러 가지의 증폭기를 개발하는 것에 비하여 연구 개발의 효율성이 뛰어나므로 이에 대한 연구가 활발하게 진행되고 있다. 하지만 기존의 광

이 연구에 참여한 연구자는 2 단계 BK21 연구의 지원을 받았음.

대역 증폭기는 낮은 효율 특성을 가지고 있어서 이를 개선시키고자 많은 노력을 해 왔지만, 역 방향 전류 성분에 따른 효율 감소 특성을 해결하지 못했다[1][2].

본 논문에서는 드레인 선로 중단 저항으로 제한되는 역 방향 전류를 분석하고, 상호간의 역 방향 전류를 제거하는 새로운 방식을 제안하였다[3]. 제안된 전송 선로를 적용한 분산형 증폭기(DAOTL)는 차단 주파수 근처에서 기존의 분산형 증폭기(CDA) 보다 더 높은 효율과 출력, 그리고 평탄한 이득을 얻었다.

II. 제안된 분산형 증폭기(DA) 설계

2.1 전송 선로를 이용한 분산형 증폭기 이론

마이크로웨이브 분산형 증폭기(DA)의 기본적인 구성은 그림 1에 나타나 있다. N 개의 서로 같은 FET 들의 캐스케이드 구조로 게이트와 드레인 간에 각각 특성 임피던스가 Z_g 와 Z_d 이고, 길이는 l_g 와 l_d 인 전송선로로 이루어져 있다. 입출력단의 격리성이 이상적이라고 하면 그림 2 와 같이 게이트와 드레인은 나누어 분석할 수 있다. 그림 3 은 각 단위 셀을 가지는 등가회로로 나타내었다.




그림 1. 전송선로를 이용한 DA 회로




그림 2. 게이트단(a)과 드레인단(b)의 단위 셀 등가회로

그림 2의 게이트단 L_g 와 C_g , 드레인단 L_d 와 C_d 는 단위 셀의 전송선로 인덕턴스와 커패시턴스를 나타낸다. 그리고 FET의 기생 성분들을 전송선로의 한 부분으로 간주할 수 있다. 따라서 게이트와 드레인 선로의 특성 임피던스와 전파 상수는 식 (1), (2)와 같다.

$$Z_{g,d} = \sqrt{\frac{L_{g,d}}{Y}} = \sqrt{\frac{L_{g,d}}{C_{g,d} + C_{gs,ds}/l_{g,d}}} \quad (1)$$

$$\gamma_g = \alpha_g + j\beta_g \approx \frac{\omega^2 R_i C_{gs}^2 Z_g}{2l_g} + j\omega \sqrt{L_g(C_g + C_{gs}/l_g)} \quad (2a)$$

$$\gamma_d = \alpha_d + j\beta_d \approx \frac{Z_d}{2R_{ds}l_d} + j\omega \sqrt{L_d(C_d + C_{ds}/l_d)} \quad (2b)$$

입력전압(V_i)에 대하여 n -번째 FET의 드레인-소스 커패시턴스에 인가되는 전압은 식 (3)으로 표현된다.

$$V_{cn} = V_i e^{-(n-1)\gamma_g l_g} \left(\frac{1}{1 + j\omega R_i C_{gs}} \right) \quad (3)$$

n -번째 FET에서 발생된 전류가 드레인 선로에서 결합되어 출력 단 방향으로 나가는 총 전류 값은 식 (4)로 표현되고, 드레인 선로에서 총 전류 값이 동위상 결합 $\beta_g l_g = \beta_d l_d$ 인 경우에 식 (4)를 간략하게 나타내면 식 (5)와 같이 나타낼 수 있다.

$$i_o^+ = -\frac{g_m V_i}{2} e^{-N\gamma_d l_d} e^{\gamma_g l_g} \sum_{n=1}^N e^{-n(\gamma_g l_g - \gamma_d l_d)} \quad (4)$$

$$i_o^+ = -\frac{g_m V_i}{2} \frac{e^{N\gamma_g l_g} - e^{-N\gamma_d l_d}}{e^{\gamma_g l_g} - e^{\gamma_d l_d}} \quad (5)$$

2.2 DAOTL의 이론적 분석

2.1 절에서 진행파 이론을 적용하여 출력 단자로 나가는 전류를 분석하였다. 하지만 본 논문에서는 기존에 고려하지 않았던 드레인 단자의 부하 저항에 소모되는 전류 성분을 분석하고, 이를 제거함으로써 기존의 DA 보다 더 좋은 효율을 얻고자 한다. 그림 3은 DA에서 역방향 전류가 부하저항에 의해 흡수되는 것을 나타내고 있다.




그림 3. n-단 DA의 역방향으로 흐르는 전류

n -단 FET에서 발생시키는 역방향 전류를 수식으로 식 (6)과 같이 표현된다. 이러한 역방향 전류를 서로 상쇄시킬 수 있는 최적의 전송 선로 길이를 찾기 위해 전파상수의 위상 상수($\gamma_d l_d = \gamma_g l_g = \gamma l$)를 고려하여 다시 전개하면 식 (7)과 같다.

$$i_n^- = -\frac{g_m V_i}{2} e^{(\gamma_g l_g + \gamma_d l_d)/2} e^{-n(\gamma_g l_g + \gamma_d l_d)}, \text{ for } n=1,2,\dots,N \quad (6)$$

$$i_n^- = -\frac{g_m V_i}{2} e^{\gamma l(1-2n)}, \text{ for } n=1,2,\dots,N \quad (7)$$

모든 역방향 전류는 종단 드레인 저항(R_d)에서 식 (8)과 같이 나타낼 수 있다.

$$i_o^- = -\frac{g_m V_i}{2} \sum_{n=1}^N e^{j\beta l(1-2n)} \quad (8)$$

임의의 N 단의 역방향 전류를 상쇄시키기 위한 위상 차이는 $2\pi/N$ 가 되어야 한다. 그러므로 게이트와 드레인 선로 길이는 식 (9)과 같이 n -단의 제거 조건을 만족해야 한다.

$$-\beta l - (-3\beta l) = \frac{2\pi}{N} \quad \therefore \beta l = \frac{\pi}{N} \quad (9)$$

식 (2)와 (9)에 의해서 역방향 전류의 제거를 위한 전송선로의 길이를 식 (10)과 같이 구할 수 있다.

$$l = \frac{\pi}{N} \cdot \frac{1}{\omega \sqrt{L_{g,d}(C_{g,d} + C_{gs,ds}/l_g)}} \quad (10)$$

이와 같은 결과를 가지고 DA 의 부하저항에 의해 출력이 흡수되는 것을 제거할 수 있다.

III. DAOTL 의 구현과 측정 결과

제안된 DAOTL은 pHEMT ATF-36077을 이용하여 4 단 DA를 설계하고, Teflon PCB에 제작하였다. 회로 시뮬레이션은 Agilent 사의 ADS를 이용하였다. 트랜지스터의 입출력 기생 커패시턴스 성분은 정해짐에 따라 전송선로의 등가 인력턴스는 정합 회로 없이 입출력 단의 50Ω 정합을 얻어내기 위해서 식 (1)에 의해 정할 수 있다. DA의 차단주파수는 식 (11)에 주어진 것과 같이 임의의 선로의 차단 주파수에 의해 결정된다[4].

$$f_{3dB} = \frac{1}{\pi \sqrt{L_{g,d}(C_{g,d} + C_{gs,ds}/l_g)}} \quad (11)$$

본 논문의 타당성을 보이기 위해 일반적인 분산형 증폭기(CDA)와 본 논문에서 제안하는 DAOTL을 제작하였다. 식 (11)에 의해 본 논문에서 제작된 DA의 동작 주파수 대역은 $0.4 \sim 3.6\text{GHz}$ 이다. DAOTL의 효율 개선을 위한 주파수는 3.0GHz 로 정하였고, 이에 맞는 최적의 전송 선로 길이를 적용하여 설계하였다. 그러므로 선로의 길이와 특성 임피던스는 CDA의 경우 28° 와 110Ω (@ 3.0GHz)으로 설계하였고, 제안된 DAOTL의 경우 45° 와 98Ω (@ 3.0GHz)으로 설계하였다. 그림 4는 제안된 DAOTL의 시뮬레이션 회로도를 보여주고, 그림 5는 CDA와 DAOTL의 시뮬레이션 결과를 보여

주고 있다.

제작된 DAOTL과 CDA의 바이어스는 넓은 동작 대역으로 인해 외부에서 바이어스-T를 이용하여 인가하였다. 입력 단 바이어스(V_{gs})는 -0.35 V 가 인가하였고, 출력 단 바이어스(V_{ds})는 1.5 V 를 인가하였다. 이때 출력 DC 전류(I_d)는 30 mA 가 흘렀다.




그림 4. 제안된 DA의 시뮬레이션 회로도




그림 5. CDA와 DAOTL의 시뮬레이션 결과




그림 6. CDA와 DAOTL의 이득 측정 결과

CDA 와 DAOTL 의 이득 측정 결과는 그림 6 에 나타나 있다. 동작 주파수 대역에서 CDA 와 제안된 DAOTL 의 이득 평탄도는 각각 1.6 dB 와 1.8 dB 이다. 그림 5 와 6 에서와 같이, DAOTL 의 이득이 CDA 에 비해 더 높은 결과를 얻었다. 그림 7 에서는 동작 주파수에서 출력 전력과 효율 특성을 CDA 와 DAOTL 을 비교하여 나타내었다. 이득 특성과 같이 동작 주파수에서 출력 전력과 효율 특성이 더 개선되었음을 알 수 있다. CDA 와 DAOTL 과의 측정된 결과를 비교하여 표 1 을 요약하여 나타내었다.

그림 8 에서 실제 제작된 DAOTL 을 보여주고 있다.




그림 7. CDA 와 DAOTL 의 측정 결과

표 1. CDA 와 DAOTL 의 특성 비교

	CDA	DAOTL
이득 [dB]	12.1~13.7	12.7~14.5
평탄도[dB]	1.6	1.8
최소 출력 전력 [dBm]	8	8.2
최대 출력 전력 [dBm]	9.2	10.9
최소 효율 [%]	14 (@2.2GHz)	14 (@1GHz)
최대 효율 [%]	18 (@3.2GHz)	25.6 (@3GHz)




그림 8. 제작된 DAOTL (57mm × 32mm)

V. 결론

CDA 는 일반적으로 역방향 전류에 의하여 차단 주파수 부근에서 낮은 효율 특성을 가지고 있다. 본 논문에서는 역방향 전류를 제거하기 위한 최적의 전송선로 길이를 구하는 방법을 제시하였다. 제안된 DAOTL 이 동작 주파수 대역에서 높은 효율을 얻을 수 있도록 적합한 전송선로 길이를 구하여 시뮬레이션과 실제 제작을 하였다. 시뮬레이션과 측정 결과가 기존의 방법보다 더 향상된 결과를 얻었다. 현재는 분산 소자에 적용해 보았으나 향후에는 RFIC 나 MMIC 분야에 적용하여 더 넓은 대역과 높은 효율의 DA 를 제작해 볼 예정이다.

참고문헌

- [1] B.M. Ballwebber, R. Gupta, D.J. Allstot, "A Fully integrated 0.5-5.5-GHz CMOS distributed Amplifier", *IEEE J. Solid-State Circuits*, vol. 35, no. 2, pp. 231-239, Feb. 2000.
- [2] J.B. Beyer, S.N. Prasad, R.C. Becker, J.E. Nordman, G.K. Hohenwarter, "MESFET Distributed Amplifier Design Guidelines", *IEEE Trans. on Microwave Theory Tech.*, vol. 32, no. 3, pp. 268-275, Mar. 1984.
- [3] C.-C. Yen and H. -R. Chuang, "0.25um 20-dBm 2.4GHz CMOS power amplifier with an integrated diode linearizer.", *IEEE Microwave and Guided Wave Letter*, vol. 13, no. 11, pp. 1927-1937, Nov. 2004
- [4] David M. Pozar, *Microwave engineering*, Second Edition, John Wiley & Sons, N.Y., 1998.