

第30卷 第1號

Volume 30, Number 1

2007年度 春季
마이크로파 및 電波傳播 學術大會 論文集



KICS
Korea Information and
Communications Society

KEES



日時：2007年 5月 18日(金)
場所：국 민 대 학 교

大 韓 電 子 工 學 會
韓 國 通 信 學 會
韓 國 電 磁 波 學 會
大 韓 電 氣 學 會

IEEE MTT/AP/EMC Korea Chapter

Session I	마이크로파 능동회로 분야
------------------	----------------------

▶ 장소 : 7호관 114호

13:30~15:30		좌장 : 구경현 (인천대)	
[1-1-1]	13:30~13:50 Cross Post-distortion 평형 선형 전력 증폭기	최홍재, 정희영, 정용채, 김철동 (전북대/한국 기술연구소/세원 텔레텍㈜)309
[1-1-2]	13:50~14:10 크기 감소를 위한 재구성된 도허티 증폭기	김일규, 김영, 윤영철 (금오공과대/관동대)313
[1-1-3]	14:10~14:30 GaN HEMT를 이용한 WiMAX 시스템용 고성능 도허티 전력 증폭기에 관한 연구	문정환, 김정현, 김일두, 김정준, 전명수, 김범만 (포항공대)317
[1-1-4]	14:30~14:50 2.14-GHz 대역 고효율 Class-F 전력 증폭기 개발	김정준, 문정환, 김장현, 김일두, 전명수, 김범만 (포항공대)321
[1-1-5]	14:50~15:10 전력증폭기용 디지털 선왜곡기를 위한, Nyquist주파수에 영향 받지 않는 샘플링 방법	박영철 (한국외국어대)325
[1-1-6]	15:10~15:30 LC 공진 회로를 이용한 이중대역 저잡음 증폭기 설계	최금성, 전현진, 구경현 (인천대)329
15:30~16:00 Coffee Break			
16:00~17:40		좌장 : 이문규 (서울시립대)	
[1-2-7]	16:00~16:20 Advanced Hybrid EER Transmitter for WCDMA Application Using Efficiency Optimized Power Amplifier and Modified Bias Modulator	I.D.Kim, Y.Y.Woo, S.C.Hong, J.H.Kim, J.H.Moon, M.S.Jun, J.J.Kim, B.M.Kim (포항공대/SamSung Electronics)333
[1-2-8]	16:20~16:40 불확정성 원리와 발전조건	권요안, 김인석 (경희대)337
[1-2-9]	16:40~17:00 DGSI를 이용한 능동 공진기의 설계	황문수, 오성민, 구재진, 박천선, 임종식, 안달 (순천향대)341
[1-2-10]	17:00~17:20 능동 인덕터와 병렬 공진기를 이용한 High-Q 인덕터 설계	서수진, 송경주, 최홍재, 정용채 (전북대)345
[1-2-11]	17:20~17:40 WiBro용 기저대역 가변 저역 통과 필터 설계	홍순영, 신영섭, 홍성용, 고운수, 이광천 (충남대/한국전자통신연구원)349

능동 인덕터와 병렬 공진기를 이용한 High-Q 인덕터 설계

서수진, 송경주, 최홍재, 정용채
전북대학교 공과대학 전자정보공학부

A Novel High-Q inductor using Active Inductor and Parallel Resonator

Sujin Seo, Kyungju Song, Heungjae Choi, Yongchae Jeong
Department of Electronic and Information Engineering, Chonbuk National University
E-mail: starbaby37@chonbuk.ac.kr

Abstract

This paper presents a novel high-Q inductor using conventional grounded active inductor and feedback parallel resonance circuit. The proposed high-Q inductor consists of the conventional grounded active inductor and feedback parallel resonator which is composed of low-Q spiral inductor and capacitor. The novelty of the proposed structure is based on the increase of Q-factor by feeding parallel resonator into gyrator structure. The high-Q inductor is fabricated by 0.18um Hynix CMOS technology. The fabricated inductor has achieved Q of about 251.64 at 5 GHz with a 2.73 nH inductance.

을 보완하기 위해 능동 인덕터가 제시되었지만 성능 개선에 큰 효과를 가져 오지는 못하였다.

따라서 본 논문에서는 이러한 나선 인덕터와 능동 인덕터의 단점을 보완하기 위한 새로운 구조의 인덕터를 제시하였다. 설계를 위해 가장 간단한 구조의 능동 인덕터를 고주파 소신호 모델을 적용하여 수식적으로 분석하였고, 궤환 병렬 공진기를 추가하여 기존 인덕터의 단점을 보완 하였다. 제안된 회로는 매그나칩 0.18 um 공정을 이용하여 제작하였다.

I. 서론

오늘날 반도체 공정 기술의 발전과 함께 초고주파 회로의 집적화 연구가 활발해지고 있다. 이에 발맞추어 VCO (Voltage Controlled Oscillator)나 전력 증폭기 등 많은 초고주파 회로에 사용되고 있는 인덕터의 집적회로 구현이 중요시 되고있다. 대부분의 초고주파 집적회로 (Monolithic Microwave Integrated Circuit, MMIC)에서 인덕터에서는 구현 방법이 쉽고 편리한 나선 인덕터를 사용하였다. 하지만 실리콘 기판과 금속 선로 사이의 손실에 의해 2 GHz 에서 $Q_{max} \leq 5$ 로서 성능에 제한이 발생하게 된다. 또한 큰 값을 가지는 인덕터 구현시 면적이 증가하며, 기생 파라미터 성분의 증가에 의해 구현될 수 있는 크기가 제한되는 단점이 있다[1]. 이러한 단점

II. 접지된 능동 인덕터

접지된 능동 인덕터(Grounded Active Inductor, GAI)는 기본적인 자이레이터-C 구조에 의해서 구현된다. 그림 1 (a)에서와 같이 자이레이터-C 구조는 두 개의 트랜지스터로 구성하고, 그것의 기생성분으로부터 리액턴스 성분을 발생시킨다[2]. 그러나 이 구조는 높은 인덕턴스 값을 구현하기가 어렵고, 고주파 대역에서 높은 Q 값을 가지도록 설계하는 것 또한 어렵다. 이러한 제한적인 요소를 해결하고, 새로운 구조의 인덕터를 제안하기 위해서 GAI 에 대한 수식적 분석이 반드시 선행 되어야 한다. 따라서 이러한 분석을 위해서 그림 1 (b)에서와 같이 접지된 능동 인덕터를 소신호 등가회로로 전환하여 소신호 해석을 시도 하였으며, 이것을 이용하여 식 (1)과 같이 입력 임피던스를 구할 수 있다.

$$Z_m = \frac{g_{ds1} + s(C_T + c_{gd2})}{s^2 A + sB + C} \quad (1)$$

이 연구에 참여한 연구자는 2 단계 BK21 사업의 지원비를 받았다.


$$\begin{aligned}
 A &= C_T(c_{gs1} + c_{gd2}) + c_{gs1}c_{gd1} \\
 B &= C_T(1/r_{o1} + 1/r_{o2} + g_{m1}) + g_{m2}c_{gd2} + c_{gd1}/r_{o2} + c_{gs1}/r_{o1} \\
 C &= g_{m2}/r_{o1} + 1/r_{o1}r_{o2} + g_{m1}g_{m2}, C_T = c_{gs2} + c_{gd1}
 \end{aligned}$$

만약 $sc_{parasitic} > g_m \gg 1/r_o$ 이면, GAI의 입력 임피던스는 식 (2)와 같이 간략화 할 수 있다.


$$Z_{in} = \frac{s(C_T + c_{gd2})}{g_{m1}g_{m2}} = sL \quad (2)$$

식 (2)를 통해 알 수 있듯 GAI의 입력 임피던스는 주파수가 증가함에 따라 증가하는 인덕터의 특성을 나타낼 수 있다. 인덕터의 특성 중 제일 중요한 것은 손실에 의해 결정되는 Q 값으로서, 수식 (1)을 이용하여 식 (3)과 같이 나타낼 수 있다.

$$Q = \frac{\omega L}{R} = \frac{C \{ C_T + c_{ds2} \} (C - \omega^2 A) - (B/r_{o1})}{\omega^2 B (C_T + c_{ds2}) + \{ C - \omega^2 A \} / r_{o1}} \quad (3)$$



(a)




(b)

그림 1. GAI의 (a) 회로도 (b) 2 단자 소신호 등가회로.


하지만 수식으로 각 파라미터가 Q 값에 미치는 영향을 직관적으로 알 수 없기 때문에 식 (3)을 바탕으로 각 파라미터 변화에 따른 인덕턴스 변화와 Q 값의 변화를 알아보았으며 그것의 결과는 그림 2와 같다. 그림 2의 (a), (b)는 두 트랜지스터의 r_o 값이 증가할수록 Q 값이 증가한다는 것을 보여주고 있다. 이 결과를 바탕으로, 기존의 논문에서는 M1의 출력 임피던스를 높이기 위해서 캐스코드 구조나 궤환 저항을 사용하여 Q 값을 높이는 방법을 제시 하였다. 하지만 이 두 방법 모두 높은 Q 값을 가지는 높은 인덕터를 구현 할 수가 없었고, 높은 Q 값을 가지는 주파수 대역폭이 매우 좁아지

는 문제점이 있었다[3]. 그림 2의 (c)와 (d)에서는 두 트랜지스터의 c_{gs} 값이 높아질수록 Q 값이 낮아지는 것을 보이는데 이것은 Q 값이 M2의 기생 커패시턴스에 의해 크게 좌우 된다는 사실을 나타내고 있다.



(a)

(b)



(c)

(d)

그림 2. (a) M1의 r_{o1} 값 (b) M2의 r_{o2} 에 (c) M1의 c_{gs1} 값 (d) M2의 c_{gs2} 값에 따른 Q 값.

III. 제안된 High-Q 인덕터 설계

3.1 궤환 인덕터를 이용한 High-Q 인덕터

기존의 간단한 GAI 만으로는 높은 Q 값을 달성하는 것은 어렵다. 그래서 부가적인 회로를 추가하여 Q 값을 높이는 연구가 활발히 이뤄지고 있다.

본 논문에서 제안한 궤환 인덕터를 이용한 high-Q 인덕터 (High-Q Inductor using Feedback Inductor, HIFI)는 M2의 소스단과 M1의 게이트단에 직렬 나선 인덕터를 추가하여 능동 인덕터의 Q 값을 향상시키는 방법이다. 그림 2(d)의 트랜지스터 파라미터 변화에 따른 Q 값 추이에서 M2의 기생 커패시터의 크기에 따라 급격히 Q 값이 감소하는 결과를 바탕으로 만약 M2의 소스단에 인덕턴스를 추가하여 기생 커패시턴스를 상쇄시킨다면 기생 커패시턴스에 의해 감소하는 Q 값을 보상할 수 있음을 예상 할 수 있다. 나선 인덕터를 사용하게 되면 면적이 커진다는 단점을 가지고 있기는 하지만 제안된 능동 인덕터에서 필요한 궤환 인덕턴스는 M2 트랜지스터의 기생 커패시턴스를 보상할 만큼의 작은 값이다. 또한 실제 구현에서 발생하는 기생 저항 성분은 능동 인덕터

의 인덕턴스 값의 증가와 Q 값의 향상에 도움을 준다. 제안된 HIFI의 수학적 분석을 위한 소신호 등가회로는 그림 3(b)와 같다. 사용되는 나선 인덕터는 편의상 간단하게 저항과 인덕터로만 표기하였으며, 시뮬레이션에서 인덕터의 값은 EM simulation 을 통해서 추출한 데이터를 적용하였다. 그림 3(b)의 등가회로를 이용하여 구한 입력 임피던스는 식 (4)와 같다.


$$Z_{in} = \frac{sc_{gs1} + g_{ds2} + sc_{gs2} \left(\frac{B' + g_{ds2}}{A'} \right)}{C'D' + E'F'} \quad (4)$$

$$A' = \frac{1}{r_L + sL} + \frac{1}{r_{o2}} + g_{m2} + sc_{gs2}, \quad B' = \frac{1}{r_L + sL}$$


$$C' = sc_{gs1} + \frac{B'(r_{o2} + g_{m2} + sc_{gs2})}{A'} + sc_{gd1}$$

$$D' = sc_{gd1} + r_{o1} + sc_{gd1} - sc_{gs2} \left(\frac{B' + r_{o2}}{B' + r_{o2} + g_{m2} + sc_{gs2}} \right)$$

$$E' = \frac{B'(g_{m2} + sc_{gs2})}{A'} + sc_{gd1}, \quad F' = g_{m1} - sc_{gd1} - sc_{gs2} \left(\frac{B'}{A'} \right)$$




(a)



(b)

그림 3. HIFI의 (a) 회로도 (b) 2 단자 소신호 등가회로.



(a)

(b)

그림 4. HIFI의 시뮬레이션 결과 (a) Q 값 (b) 인덕턴스.


그림 4는 케환 인덕터의 값에 따른 HIFI의 시뮬레이션 결과이다. 그림 4에서 알 수 있듯 케환 인덕터의 값이 증가할수록 Q 값이 증가함을 알 수 있고, 2.3 nH 값을 가지는 케환 인덕터를 사용했을 때, HIFI는 5 GHz ~ 7 GHz 에서 50 이상의 Q 값을 갖는다. 이 결과를 통해 높은 주파수에서 높은 Q 값의 구현이 어려웠던 기존 인덕터의 문제점을 해결할 수 있는 가능성을 보여준다.

3.2 케환 병렬 공진기를 이용한 High-Q 인덕터

앞에서 높은 Q 값을 구현할 수 있는 구조의 인덕터를 제안 하였다. 하지만 높은 Q 값을 실현하기 위해 구현되어야 할 인덕턴스 2.3 nH 는 작은 면적에 구현하기 어렵다. 이러한 문제점을 해결하기 위해 케환 인덕터를 LC 병렬 공진회로로 전환 하였다. 제안된 케환 병렬 공진기를 이용한 High-Q 인덕터 (High-Q Inductor using Feedback Parallel Resonator, HIFPR)는 식 (5)에서 나타낸 것처럼 병렬 공진회로의 공진 주파수에서 등가 인덕턴스를 극대화시킴으로써 작은 인덕터를 이용하여 큰 인덕턴스를 얻을 수 있다.

$$Z_{resonance} = sL_{resonance} = \frac{j\omega L_{pf}}{1 - j\omega L_{pf}C_v} \quad (5)$$

그림 5는 제안된 HIFPR의 회로도와 시뮬레이션 결과이며, 이를 통해 HIFI의 인덕터보다 작은 크기인 1.5nH의 인덕터를 이용하여도 높은 Q 값을 가지는 인덕터를 구현 할 수 있음을 알 수 있다.



(a)

(b)

그림 5. HIFPR의 (a) 회로도 (b) 시뮬레이션 결과.

IV. 제안된 High-Q 인덕터의 측정

4.1 HIFI 측정결과

본 논문에서 제안한 인덕터는 매그나칩 0.18um CMOS 공정을 이용하여 제작하였다. HIFI와 HIFPR 모

두 공급전압이 1.8 V 이며, 전력 소모는 12 mW이다. 그림 6은 HIFI의 측정 결과이다. HIFI의 측정결과 6 GHz의 주파수 대역에서 194.26의 최대 Q 값을 나타내었고, 이때 인덕턴스 값은 6.5 nH로 측정 되었다.




그림 6. HIFI의 측정 결과.

4.2 HIFPR 측정결과

그림 7은 HIFPR의 레이아웃 도면과 측정결과이다. 레이아웃의 전체 크기는 $700 \times 700 \mu\text{m}$ 이며, HIFPR의 측정결과 5 GHz의 주파수 대역에서 251.6의 최대 Q 값을 나타내었고, 이때 인덕턴스 값은 2.73 nH로 측정되었다. 측정결과 궤환 병렬 공진회로의 공진 주파수 대역의 오차로 인해 HIFPR이 HIFI보다 최대 Q 값을 가지는 주파수 대역이 낮으며, 해당 인덕턴스 값도 낮게 측정됨을 알 수 있었다.





그림 7. HIFPR의 레이아웃과 측정결과.

V. 결론

본 논문에서는 능동 인덕터와 궤환 인덕터와 궤환 병렬 공진기를 이용하여 새로운 구조의 High-Q 인덕터를 제안하였다. 측정 결과 HIFI는 6 GHz에서 194.26의 최대 Q 값을 가지며 인덕턴스 값은 6.5 nH로 측정되었다. HIFPR의 측정결과 5 GHz에서 251.6의 최대 Q 값을 가지며 인덕턴스 값은 2.73 nH로 측정되었다. 이 결과를 통해 HIFPR의 병렬 공진기의 공진 주파수의 오차로 인해 HIFI보다 높은 Q 값을 갖지만 최대 Q 값을 가지는 주파수 대역이 낮고 해당 인덕턴스 값도 작은 것을 알 수 있었으며, 측정 시 각 인덕터의 전력소모가 12 mW로 증가한 결과를 보였다. 분석결과 회로 내부의 궤환 인덕터의 값의 오차와 DC 전압 패드의 기생 파라미터에 의해 증가 되었음을 알 수 있었다. 따라서 추후 이러한 오차를 보상 한다면 본 논문에서 제안한 구조의 인덕터는 기존의 인덕터 구현 시 발생하였던 낮은 주파수와 Q 값에 대한 문제점을 해결 할 수 있으며, 다른 초고주파 집적회로의 응용에 널리 사용 할 수 있을 것이다.

참고문헌

- [1] John Rogers and Calvin Plett, *Radio Frequency Integrated Circuit Design*, Artech House, 2003.
- [2] A. Thanabayanont and A. Payne, "VHF CMOS Integrated Active Inductor," *Electronics Letters*, vol. 32, no. 11, pp. 999-1000, May 1996.
- [3] R. Mukhopadhyay, "Reconfigurable RFICs for Frequency-agile VCOs in Si-based Technology for Multi-standard Applications," *IEEE MTT-S International Microwave Symp. Dig.*, vol. 3, pp. 1489-1492, June 2004.