

맴돌이형 결합접지구조를 이용한 마이크로파 증폭기의 소형화 방법

A Technique for Reducing the Size of Microwave Amplifiers using Spiral-Shaped Defected Ground Structure

임종식 · 정용재* · 안 달** · 남상욱

Jong-Sik Lim · Yong-Chae Jeong* · Dal Ahn** · SangWook Nam

요 약

맴돌이형 결합접지구조(spiral-shaped defected ground structure, Spiral-DGS)를 이용하여 증폭기의 크기를 줄이는 새로운 방법이 제시되었다. 접지면에 Spiral-DGS를 지니는 마이크로스트립 선로는 동일한 물리적 길이의 표준형 마이크로스트립 선로에 비하여 더 큰 전파지연상수와 전기적 길이를 갖는다. 또한 대역저지여파기와 같이 특정한 대역에서 우수한 차단 특성을 갖는다. 이 차단 대역이 증폭기의 하모닉을 차단하는데 사용된다. 입, 출력 정합회로 내에서 Spiral-DGS가 삽입된 선로의 길이는 원래의 선로 길이의 39%와 44%에 불과하다. 그러나 소형화된 증폭기의 측정된 S-파라미터는 원증폭기의 S-파라미터와 잘 일치한다. 소형화된 증폭기의 측정된 2차 하모닉의 크기는 원증폭기보다 최소한 10 dB 이상 더 작다. 3차 하모닉 제거를 위한 Spiral-DGS가 같은 방법으로 증폭기 소형화에 적용되는데, 25 dB 이상의 3차 하모닉 차단 효과를 보인다.

Abstract

A new method to reduce the size of microwave amplifiers spiral-shaped defected ground structure(Spiral-DGS) is proposed. A microstrip line having Spiral-DGS on the ground plane produces increased slow-wave factor and electrical length for the fixed physical length. In addition, it provides an excellent rejection characteristic for a finite frequency band like band rejection filters. The rejection band is used for rejecting harmonic components of amplifiers. The reduced microstrip line lengths in matching networks by Spiral-DGS are 39 % and 44 % of the original ones in input and output matching networks, respectively. It is shown that the measured S-parameters of the reduced amplifier agree well with those of the original amplifier. The measured second harmonic of the reduced amplifier is much less than that of the original amplifier by at least 10 dB. The same technique is applied to reject the third harmonic using the proper Spiral-DGS for the third harmonic frequency. The measured third harmonic is smaller than that of the original amplifier by 25 dB.

Key words : Periodic Structure, DGS, Spiral-DGS

I. 머리말

소형화는 모든 증폭기 회로에 있어서 중요한 설계 목표 가운데 하나이다. 증폭기 회로의 소형화를

「이 논문은 두뇌한국21사업에 의하여 지원되었음.」

서울대학교 전기컴퓨터공학부(School of Electrical Engineering and Computer Science, Seoul National University)

*전북대학교 전자정보공학부(Division of Electronics and Information Engineering, Chonbuk National University)

**순천향대학교 정보기술공학부(Division of Information Technology Engineering, SoonChunHyang University)

· 논문 번호 : 20030524-02S

· 수정완료일자 : 2003년 7월 24일

위해서는 성능과 소형화를 고려한 회로에 대하여 있다. 후자의 경우 회의 결과로 인 된다는 점이다.

일단 설계가 화와 동시에 성과를 얻기 위한 방아령형 DGS(ducture, DB-DGS)를 있다^[1]. PBG(photonic bandgap) 구조를 결합시킨 패턴은 전송선로로 미 발표되었는데, 크로파 회로 응용 시도되었다.

한편, 기존의 인덕턴스와 SWR 가 최근에 제안된 전송선로는 표준형 전송선로보다 더 미롭다. 그래서 에 응용된다면, 대할 수 있다. 또한 인 증폭기보다도

Spiral-DGS의 (band rejection filter)에 격한 대역 차단 DGS의 차단 주파수를 겹친다면, 출력되는 대. 즉, 하모닉은 Spiral-DGS를 삽입하는 탁

II. Spiral-DGS

그림 1은 표준형 DGS와 Spiral-DGS

위해서는 성능과 비용을 적절히 타협하여 처음부터 소형화를 고려한 설계를 할 수도 있고, 이미 설계된 회로에 대하여 소형화를 시도하는 방법도 있을 것이다. 후자의 경우에 기본적인 전제가 되는 것은, 소형화의 결과로 인한 심각한 성능 저하가 있어서는 안 된다는 점이다.

일단 설계가 완성된 증폭기 회로에 대하여 소형화와 동시에 성능 유지 또는 성능 향상의 목표를 달성하기 위한 방법으로, 정합 회로 내의 전송선로에 아령형 DGS(dumbbell-shaped defected ground structure, DB-DGS)를 삽입하는 방법이 이미 제시된 적이 있다^[1]. PBG(photonic bandgap)나 DGS와 같은 주기구조를 결합시킨 평면형 전송선로가 동일한 길이의 표준형 전송선로보다 더 큰 전파지연상수(slow-wave factors, SWF)와 전기적 길이를 갖는다는 사실이 이미 발표되었는데^{[2]~[5]}, 아령형 DGS의 대표적인 마이크로파 회로 응용으로 증폭기의 소형화가 [1]에서 시도되었다.

한편, 기존의 아령형 DGS보다 더욱 증가한 등가인덕턴스와 SWF를 갖는 맵돌이형 DGS(Spiral-DGS)가 최근에 제안되었다^{[6],[7]}. Spiral-DGS를 지니는 전송선로는 표준형 전송선로나 아령형 DGS를 지니는 전송선로보다 더욱 큰 SWF를 갖기 때문에 매우 흥미롭다. 그래서 Spiral-DGS가 증폭기의 정합회로 내에 응용된다면, 회로의 크기가 더 줄어들 것으로 기대할 수 있다. 또한 기존의 아령형 DGS로 길이를 줄인 증폭기보다도 더욱 작게 줄일 수 있다.

Spiral-DGS의 또 다른 장점으로, 대역저지여파기(band rejection filters, BRF)에서 볼 수 있는 매우 급격한 대역 차단 특성을 들 수 있다. 따라서 Spiral-DGS의 차단 주파수 대역이 증폭기의 하모닉 대역과 겹친다면, 출력단에서 하모닉 성분이 상당히 제거된다. 즉, 하모닉 차단을 위한 별도의 노력이 없어도 Spiral-DGS를 삽입하여 회로를 소형화하면, 하모닉이 제거되는 탁월한 효과를 보이는 것이다.

II. Spiral-DGS를 지니는 마이크로스트립 전송선로의 특성

그림 1은 표준형 마이크로스트립 선로, 아령형 DGS와 Spiral-DGS를 지니는 마이크로스트립 선로들




그림 1. (a) 표준형 마이크로스트립 선로, (b) 아령형 DGS를 지니는 마이크로스트립 선로, (c) Spiral-DGS를 지니는 마이크로스트립 선로($\epsilon_r=2.6$, 기판 두께=20 mils, $G=S=A=B=C=2$ mm, $SW=W1=W2=0.2$ mm, $W50=1.4$ mm)

Fig. 1. (a) A standard microstrip line, (b) A microstrip line with unit dumb-bell shaped DGS, (c) A microstrip line with unit Spiral-DGS($\epsilon_r=2.6$, Substrate thickness=20 mils, $G=S=A=B=C=2$ mm, $SW=W1=W2=0.2$ mm, $W50=1.4$ mm).

을 보여주고 있다. G 와 S 는 결합 부분의 치수를 의미하는데, 동일한 물리적 길이에 대한 비교를 위하여 같은 길이를 갖는 기준면을 $A=B=C=G$ 로 취하였다. $W1$ 과 $W2$ 는 접지면의 맵돌이형 결합의 제거되는 부분과 남는 부분의 치수이고, SW 는 결합 부분을 연결하는 슬롯의 넓이이다. $W50$ 은 50Ω 마이크로스트립 선로의 폭이며, 동시에 연결 슬롯의 길이이기도 하다.

그림 1에서 세 개의 마이크로스트립 선로의 길이는 “L”로 같지만, 그림 1(b)의 전기적 길이(θ')가 그림 1(a)의 전기적 길이(θ)보다 길다. DGS에 의한 전기적 길이가 증가했기 때문이다. 또한 그림 1(c)의 전기적 길이(θ'')가 θ' 보다 길다. 이것은 같은 길이와 면적을 지닌 결합이라도 Spiral-DGS가 아령형 DGS보다 더 큰 등가의 인덕턴스(inductance)를 갖기 때문이다. 그래서 결과적으로 $\theta'' > \theta' > \theta$ 의 관계가

입하여 길이
주고 있다^[1]
문에 54 %.
iral-DGS를
경우보다 1
비률 증폭기
합과 성능에
이 매우 중요
증폭기의 S



그림 2. 마이크로스트립 선로의 전기적 길이(10 GHz까지)

Fig. 2. Electrical lengths of three microstrip lines up to 10 GHz over.

그림 3. 세 개의 마이크로스트립 선로의 전파지연 상수
Fig. 3. Slow-wave factors of three microstrip lines.

되는데, 이것은 그림 1에서 (c)의 SWF가 가장 크다는 것과 같은 의미이다.

그림 2는 세 개의 마이크로스트립 선로에 대하여 $A=B=C=G$ 의 기준면을 2 mm로 하여 S_{21} 의 위상을 10 GHz까지 그려본 것이다. 예상대로 세 번째 것의 전기적 길이가 가장 길게 나타나고 있다. 이로부터, 만약이 원증폭기의 정합회로 내에 포함된 표준형 마이크로스트립 선로의 전지면에 Spiral-DGS를 삽입한다면 정합회로의 크기를 크게 줄일 수 있음을 알 수 있다.

그림 3은 그림 1에 나타낸 세 개의 마이크로스트립 선로의 기준면 A, B, C에서의 SWF를 보여주고 있다. 예상대로 Spiral-DGS를 지니는 선로의 SWF가 가장 크다는 것을 보여주고 있다. 이로부터 Spiral-DGS를 지니는 짧은 전송선로가, 동일한 전기적 길이를 지니면서 물리적으로는 훨씬 긴 표준형 전송선로를

대신할 수 있음을 알 수 있다. 증폭기 회로를 소형화 할 수 있는 이런 원리는 이미 [1]에서 연구한 바와 같기 때문에 여기에서는 자세한 언급을 생략하기로 한다.

III. 증폭기의 소형화와 S-파라미터 성능


그림 4(a)는 소형화된 증폭기의 비교 대상이 되는 표준형 마이크로스트립 선로를 갖는 증폭기(원증폭기)이다. 입출력 정합회로내의 L1 (=13 mm), L2 (=18 mm)로 표현된 직렬 선로 부분이 Spiral-DGS를 이용하여 길이를 축소할 대상이 된다. 일단 원증폭기에 대한 설계를 마친 후에 Spiral-DGS를 삽입하여 길이를 줄여주면 된다.

그림 4(b)는 정합회로에 Spiral-DGS를 삽입하여 소형화한 증폭기의 레이아웃을 보여주고 있다. 보다 큰 SWF를 위하여, 그리고 원하는 하모닉 대역에서의 차단 특성을 얻기 위하여 결합 접지면의 영역을 $2 \text{ mm} \times 3.4 \text{ mm}$ 로 결정하였다. 차단 주파수 대역은 전자기적 시뮬레이션을 통하여 쉽게 확인할 수 있다. Spiral-DGS를 삽입하여 소형화를 시도한 결과, 원증폭기의 L1', L2'는 각각 L1' (=5 mm), L2' (=8 mm)로 줄어들었다. L1', L2'를 L1, L2와 비교하면 각각 39 %, 44 %에 불과하다. 회로 내에서 다른 부분은 전혀 수정되지 않았고, 다만 정합회로 내의 직렬 선송선로 부분에 Spiral-DGS단을 삽입했음에 주목할 필요가 있다.


한편, 그림 4(c)는 기존에 제시된, 아령형 DGS를

삽입하여 길이를 소형화한 증폭기의 레이아웃을 보여주고 있다^[1]. L1'', L2''가 각각 7 mm, 10 mm이기 때문에 54 %, 56 %의 축소 비율을 갖는다. 따라서 Spiral-DGS를 이용한 소형화가 아령형 DGS를 삽입한 경우보다 더욱 효과적임을 알 수 있다.


비록 증폭기의 길이가 줄었다고 하지만, 원증폭기 정합과 성능에 있어서 큰 손실이 없어야 한다는 사실이 매우 중요하다. 이것을 확인하기 위하여 제작된 증폭기의 S-파라미터를 측정하여 그림 5에 나타



(a)



(b)



(c)

그림 4. 증폭기의 레이아웃 (a) 원증폭기, (b) 램돌이형 DGS에 의하여 소형화된 증폭기, (c) 아령형 DGS에 의하여 소형화된 증폭기($D=1$ mm)

Fig. 4. Layout of the (a) original amplifier, (b) reduced amplifier by Spiral-DGS, (c) reduced amplifier by DB-DGS($D=1$ mm).

내었다. Spiral-DGS를 삽입하여 소형화한 증폭기의 이득과 출력력 반사계수를 원증폭기와 비교해 보면, 소형화 이후에도 증폭기의 선형 이득과 정합 특성이 거의 그대로 유지되고 있음을 알 수 있다. 이것은 증폭기의 성능과 타협해서 소형화를 이루하는 방법과 달리, 이미 설계된 증폭기의 성능을 유지하면서도 소형화가 가능하다는 점에서 차이가 있다고 할 수 있다.






그림 5. 측정된 성능 (a) 원증폭기, (b) Spiral-DGS로 소형화된 증폭기, (c) 아령형 DGS로 소형화한 증폭기

Fig. 5. Measured performances of the (a) original amplifier, (b) size-reduced amplifier by Spiral-DGS, (c) size-reduced amplifier by DB-DGS.

IV. Spiral-DGS를 이용한 2차 하모닉 제거


그림 6은 L_2 , L_2' , L_2'' 으로 표시된 마이크로스트립 선로들의 측정된 S-파라미터를 보여주고 있다. 표준형 마이크로스트립 선로는 단순하게 전대역 통과 특성을 갖는다. 이에 비하여 Spiral-DGS가 삽입된 선로는 부가적인 등가 소자 때문에 어느 특정 대역에서 차단 대역이 형성된다.

만약에 증폭기의 기본 동작주파수(F_o)가 2.1~2.2 GHz 이라면, 2차 하모닉($2F_o$) 주파수는 4.2~4.4 GHz이다. 이 그림에 의하면 Spiral-DGS가 삽입된 선로는 $2F_o$ 주파수에서 대역차단여파기와 같은 특성을 보이고 있어서, 출력측 정합회로가 근원적으로 2차 하모닉 차단 능력을 가지고 있다고 말할 수 있다. 이것은 Spiral-DGS에 의하여 소형화된 증폭기의 큰 장점 가운데 하나이다. 즉, 하모닉 차단을 위한 별도의 수고가 없어도 기본적으로 2차 하모닉이 크게 감소되어 출력단자에 나타난다. 물론 이런 특성을 잘 이용하기 위해서는, 앞에서도 언급했듯이 원하는 하모닉 주파수에서 차단 특성을 갖도록 Spiral-DGS의 크기를 적절하게 결정해 주는 것이 필요하다.


그림 7은 F_o 대비 $2F_o$ 의 억압 정도($(F_o - 2F_o)$)의 크기로 측정하여 나타낸 그림으로, 매우 의미 깊은 정보를 알려주고 있다. 이 그림은 소형화된 증폭기의 2차 하모닉의 크기가 다양한 바이어스 전류에 대하여, 즉 다양한 동작 모드(class)에서, 원증폭기보다 크게 줄어 들었음을 매우 분명하게 보여 주고 있다. 비록 사용된 증폭소자가 Watt급 고출력 소자는 아니지만, 고출력 증폭기 응용에서 매우 중요한 가능성을 보여 준다고 할 수 있다.

V. 3차 하모닉 제거용 Spiral-DGS를 응용한 증폭기의 소형화


그림 6에서는 2차 하모닉 차단용 Spiral-DGS의 치수를 결정하고 이를 증폭기의 소형화에 응용하는 방법에 대하여 기술하였다. 같은 방법으로 3차 하모닉($3F_o$) 제거용 Spiral-DGS를 사용하여 증폭기를 소형화할 수 있다. 본 절에서는 3차 하모닉($3F_o$) 제거용 Spiral-DGS를 이용한 증폭기의 소형화와 측정 결과를 기술하고자 한다.



(a)



(b)



(c)

그림 6. 측정된 S-파라미터 (a) L_2 로 표시된 표준형 선로, (b) L_2' 로 표시된 Spiral-DGS를 지니는 선로, (c) L_2'' 로 표시된 아령형 DGS를 지니는 선로

Fig. 6. Measured S-parameters of the (a) standard microstrip line(L_2), (b) Spiral-DGS line(L_2'), (c) dumbbell-shaped DGS line(L_2'').

위에서 언급한 그림 6(b)는 사용된 Spiral-DGS가 $2F_o$ 에서 차단 특성을 가지고 있음을 보여주고 있다. Spiral-DGS의 크기를 조절하면 $3F_o$ 에서 이와 같은 차단 특성을 갖도록 할 수 있다. 그림 8은 $3F_o$ 차단용 Spiral-DGS와 이것을 원증폭기에 삽입하여 소형화한 증폭기의 레이아웃을 보여주고 있다. 여기에서 한가




그림 7. ($F_o - 2F_o$)의
Fig. 7. Measured r








그림 8. $3F_o$ 차단용
화된 증폭기
 $D=0.2$ mm
Fig. 8. Spiral-DGS
size-reduce
2.4 mm,
 $L2'=9.5$ mm

지 주목해야 할 것
특성을 갖도록 Spiral-DGS가
기 소형화에 응용하는
S-파라미터를 얻는
라서 소형화된 증폭기
라질 수 있는데, 최대
9.5 mm이다. 그림 9
하여 소형화한 증폭기
특성을 보여준다.
거의 유사하기 때문에
성에서의 손해는 거의
한편, 그림 10은
된, 출력단 3F_o 차단
스트립 선로의 전면
다. 기본적으로 3F_o 차

그림 7. ($F_0 - 2F_0$)의 측정된 크기비Fig. 7. Measured ratios of ($F_0 - 2F_0$).그림 8. 3Fo 차단용 Spiral-DGS와 이를 이용한 소형화된 증폭기($G=2$ mm, $S=2.4$ mm, $W1=W2=D=0.2$ mm, $L1'=7.5$ mm, $L2'=9.5$ mm)Fig. 8. Spiral-DGS for the rejection of $3F_0$ and the size-reduced amplifier using it($G=2$ mm, $S=2.4$ mm, $W1=W2=D=0.2$ mm, $L1'=7.5$ mm, $L2'=9.5$ mm).

지 주목해야 할 것은, $3F_0$ 주파수에서 필요한 차단 특성을 갖도록 Spiral-DGS를 결정한 후 이것을 증폭기 소형화에 응용하는 과정에서 원증폭기와 유사한 S-파라미터를 얻는데 중요도를 주었다는 점이다. 따라서 소형화된 증폭기의 크기는 그림 4(b)와 다소 달라질 수 있는데, 최종적인 $L1'$, $L2'$ 은 각각 7.5 mm, 9.5 mm이다. 그림 9는 $3F_0$ 차단용 Spiral-DGS를 이용하여 소형화한 증폭기의 측정된 선형 이득과 정합 특성을 보여준다. 이 경우에도 원증폭기의 특성과 거의 유사하기 때문에 소형화에 따른 선형 동작 특성에서의 손해는 거의 없다.

한편, 그림 10은 그림 8의 회로에서 $L2'$ 으로 표시된, 출력단 $3F_0$ 차단용 Spiral-DGS를 갖는 마이크로스트립 선로의 전달 특성을 측정하여 표시한 것이다. 기본적으로 $3F_0$ 주파수에서 우수한 차단 특성을

그림 9. $3F_0$ 차단용 Spiral-DGS로 소형화된 증폭기의 측정된 S-파라미터Fig. 9. Measured performances of the size-reduced amplifier using the Spiral-DGS for the rejection of $3F_0$.그림 10. 그림 8에서 $L2'$ 로 표시된, $3F_0$ 차단용 Spiral-DGS를 지니는 선로의 측정된 S-파라미터Fig. 10. Measured S-parameters of the Spiral-DGS line ($L2'$) for the rejection of $3F_0$ shown in Fig. 8.

보이고 있으며, 동시에 $2F_0$ 주파수에서 서서히 차단 특성이 형성됨을 보여주고 있다. $2F_0$ 주파수에서의 차단 특성이 증폭기의 전력 특성 개선에 효과가 있다고 이미 알려져 있는데^[1], $3F_0$ 차단용 Spiral-DGS를 응용할 경우, $(F_0 - 3F_0)$ 개선은 물론이고 $(F_0 - 2F_0)$ 도 개선될 수 있음을 예측할 수 있다.

그림 11은 $3F_0$ 용 Spiral-DGS를 사용하여 소형화한 증폭기가 원증폭기보다 $(F_0 - 3F_0)$ 가 20~25 dB 개선되었음을 보여주고 있다. 또한 그림 12는 $(F_0 - 2F_0)$ 가 5~10 dB만큼 더 우수함을 보여주고 있다. $2F_0$ 용 Spiral-DGS를 사용하여 소형화한 증폭기에서는 $3F_0$ 에서의 차단 특성을 크게 기대할 수 없지만, $3F_0$ 용 Spiral-DGS를 사용하여 소형화한 증폭기의 경우에는, 그림 10에서 볼 수 있듯이, 이미 $2F_0$ 주파수에서 차단 특성이 서서히 형성되기 시작하므로 $2F_0$ 에 대




그림 11. 그림 8의 소형화된 증폭기의 ($F_0 - 3F_0$)의 측정된 크기비

Fig. 11. Measured ratios of ($F_0 - 3F_0$) of the reduced amplifier shown in Fig. 8.




그림 12. 그림 8의 소형화된 증폭기의 ($F_0 - 2F_0$)의 측정된 크기비

Fig. 12. Measured ratios of ($F_0 - 2F_0$) of the reduced amplifier shown in Fig. 8.

한 차단 특성도 얻을 수 있다는 것이 차이점으로 지적될 수 있겠다.

한편, $2F_0$ 와 $3F_0$ 용 Spiral-DGS를 동시에 삽입하는 방법도 시도되었는데, $3F_0$ 용 Spiral-DGS만을 삽입하였을 때와 비슷한 결과를 얻었기 때문에 본고에서는 자세하게 언급하지 않겠다.

VI. 맺음말

본 논문에서는 2차 하모닉을 차단하는 Spiral-DGS를 삽입하여 증폭기를 소형화하는 방법을 기술하고, 측정 결과를 제시하여 타당성을 검증하였다. Spiral-DGS를 지니는 마이크로스트립 선로의 증가된 전기적 길이와 SWF로 인하여 원증폭기를 소형화할 수 있었다. 이 과정에서 증폭기의 이득이나 임, 출력 정

합 특성과 같은 선형 특성에서 심각한 손실이 발생하지 않았다. 오히려 Spiral-DGS에 의한 부가적인 등가 소자 때문에 어느 특정한 주파수에서 차단 대역이 형성되는 특성을 얻을 수 있었다. 이를 이용하여, 별도의 추가적인 노력 없이도 출력 정합회로에 의하여 균원적으로 2차 하모닉의 차단 특성이 뛰어난 증폭기를 얻을 수 있음을 예측하고, 측정을 통하여 확인하였다.

2차 하모닉을 차단용 Spiral-DGS를 이용하는 것과 같은 방법으로, 3차 하모닉 차단 특성을 갖는 Spiral-DGS를 설계하여 증폭기의 소형화에 응용하였다. 이 경우에는 2차 하모닉 주파수에서부터 서서히 차단 특성이 나타나기 때문에, 3차 하모닉뿐 아니라 2차 하모닉도 차단되는 장점이 있었다. 또한 2차와 3차 하모닉 차단용 Spiral-DGS를 같이 응용한 증폭기도 구현해 봤는데, 3차 하모닉 차단용 Spiral-DGS만 사용한 증폭기와 비슷한 특성을 보였다.

Spiral-DGS에 의하여 소형화된 증폭기들이 균원적으로 2차 또는 3차 하모닉들을 차단하는 특성을 가지고 있으므로, 하모닉 차단뿐 아니라 출력 전력, 전력 이득, 2-tone 입력에 대한 IMD3 특성, 효율과 같은 다양한 전력 성능 항목에서 개선이 있을 것으로 기대 할 수 있다. 향후 지속적으로 Spiral-DGS에 의한 증폭기의 소형화에 대한 연구가 진행될 예정이다.

본 논문에서는 제시된 방법을 검증하기 위하여 출력 전력이 10 dBm 정도의 소신호용 HEMT 소자를 사용하였다. Spiral-DGS를 이용한 증폭기의 소형화 방법을 Watt급 수준의 고출력증폭기나 기타 마이크로파 회로에 적절히 응용하면 초기 설계보다 소형 이면서도 하모닉 특성이 우수한 회로를 설계할 수 있을 것으로 기대된다.

참 고 문 현

- [1] 임종식, 박준석, 김철수, 이영택, 안달, 남상우, "결합된 접지 구조를 이용한 증폭기의 소형화 방법", 한국전자파학회논문지, 13(15), pp. 436-444, 2002년 6월.
- [2] V. Radisic, Y. Qian, R. Cocciali and T. Itoh, "Novel 2-D Photonic bandgap Structure for Microstrip Lines", IEEE Microwave Guide Wave Lett. vol. 8,

- no. 2, pp. 69-
- [3] F. R. Yang, H. Uniplanar Constructure and i cuits", IEEE 47, no. 8, pp.
- [4] C. S. Kim, J. Novel 1-D Pe Planar Circuits vol. 10, no. 4
- [5] T. Y. Yun, K. nal Photonic-l

임 종 식



2003년 2월: 서울대
과 전공 (공학박
2003년 3월~현재:
사후연구원
[주 관심분야] MIC
소자 모델링, 위
기, 전력분배기/회
로 응용

정 용 채



정보통신본부 선
1998년 3월~현재:
IDEC 전북대학교
참여교수
[주 관심분야] RF

- no. 2, pp. 69-71, Feb. 1998.
- [3] F. R. Yang, K. P. Ma, Y. Qian and T. Itoh, "A Uniplanar Compact Photonic-Bandgap(UC-PBG) Structure and its Applications for Microwave Circuits", *IEEE Trans. Microwave Theory Tech.*, vol. 47, no. 8, pp. 1509-1514, Aug. 1999.
- [4] C. S. Kim, J. S. Park, D. Ahn and J. B. Lim, "A Novel 1-D Periodic Defected Ground Structure for Planar Circuits", *IEEE Microwave Guide Wave Lett.*, vol. 10, no. 4, pp. 131-133, Apr. 2000.
- [5] T. Y. Yun, K. Chang, "Uniplanar One- Dimensional Photonic-Bandgap Structures and Resonators", *IEEE Trans. Microwave Theory Tech.*, vol. 49, no. 3, pp. 549-553, Mar. 2001.
- [6] C. S. Kim, J. S. Lim, S. Nam, K. Y. Kang, J. I. Park, G. Y. Kim and D. Ahn, "The Equivalent Circuit Modeling of Defected Ground Structure with Spiral Shape", *2002 IEEE MTT-S Digest*, vol. 3, pp. 2125-2128, 2002.
- [7] J. S. Lim, C. S. Kim, Y. T. Lee, D. Ahn and S. Nam, "A Spiral-Shaped Defected Ground Structure for Coplanar Waveguide", *IEEE Microwave and Wireless Components Letters*, vol. 12, no. 9, pp. 330-332, Sep. 2002.

임 종식




1991년 2월: 서강대학교 전자공학과 (공학사)
 1993년 2월: 서강대학교 대학원 전자 공학과 초고주파 전공 (공학석사)
 1993년 2월~1999년 3월: 한국전자 통신연구원 위성통신기술연구단, 무선방송기술연구소 선임연구원
 2003년 2월: 서울대학교 대학원 전기컴퓨터공학부, 초고주파 전공 (공학박사)
 2003년 3월~현재: 서울대학교 BK21 정보기술사업단 박사후연구원
 [주 관심분야] MIC, MMIC 초고주파 회로 설계, 능동/수동 소자 모델링, 위성중계기용 시스템 및 부품, 고출력증폭기, 전력분배기/합성기 설계, 주기 구조의 모델링 및 회로 응용

정 용 채



1989년 2월: 서강대학교 전자공학과 (공학사)
 1991년 2월: 서강대학교 전자공학과 (공학석사)
 1996년 8월: 서강대학교 전자공학과 (공학박사)
 1991년 2월~1998년 2월: 삼성전자 정보통신본부 선임연구원
 1998년 3월~현재: 전북대학교 전자정보공학부 조교수, IDEC 전북대학교 WG 책임교수 및 정보통신 연구센터 참여교수
 [주 관심분야] RF 및 Microwave 회로 해석 및 설계

안 달



1990년: 서강대학교 전자공학과 (공학박사)
 1990년~1992년: 한국전자통신연구원 선임연구원
 1992년~현재: 순천향대학교 정보 기술공학부 교수
 [주 관심분야] RF, 마이크로파 수동소자 해석 및 설계

남 상욱



1981년 2월: 서울대학교 전자공학과 (공학사)
 1983년 8월: 한국과학기술원 전기전자공학과 (공학석사)
 1989년 5월: University of Texas at Austin 전기공학과 (공학박사)
 1990년~현재: 서울대학교 전기공학부 교수
 [주 관심분야] 전자파 수치 해석, 안테나 및 초고주파 회로 설계